【答案】：(1)INTR——中断请求信号(输入)。可屏蔽中断请求信号，电平触发信号。在每条指令的最后一个时钟周期，8086 CPU将采样该引脚信号，若INTR为高电平，同时8086 CPU的IF(中断允许标志)为“1”，则8086 CPU将执行一个中断响应时序，并且把控制转移到相应的中断服务程序。如果IF=“0”，则8086不...
INTR：可屏蔽中断，受标志位IF影响，IF=0时候允许，IF=1时拒绝。NMI：非屏蔽中断，不受标志位IF影响。
A19/S6～A16/S3引脚用于传送地址或状态，其中S6和S5指示CPU与总线连接和中断允许标志状态，S4,S3代码组合指示使用段寄存器。BHE（低）/S7用于允许总线高8位数据传送，READY信号表示存储器或I/O端口准备就绪，INTR信号响应中断请求，TEST/信号支持多处理器系统同步协调，NMI信号响应非屏蔽中断请求，RESET信号...
8086CPU的硬件中断引脚有2个：非屏蔽中断请求NMI和可屏蔽中断请求INTR。
4、保持：保持请求信号（输入），当外部逻辑将保持引脚设置为高功率电平时，8086在完成当前总线周期后进入保持状态，放弃总线控制权，HLDA：保持响应信号（输出），这是CPU对保持信号的响应信号，输出为低电平，当HLDA信号有效时，8086的三态信号线都处于三态（高电阻），这使得外部逻辑能够控制总线。5、ALE...
优先权次序为：内部中断、MNI、INTR、优先权最低的是单步执行。8086的中断主要分为两大类，外部中断和内部中断。8086有两个外部中断引脚：INTR和NMI，分别接收外部可屏蔽中断和不可屏蔽中断。内部中断是由于内部指令调用，或者指令运行过程中出现错误或其它不正常情况而产生的中断。有溢出中断、除法出错中断...
三、中断响应过程与时序 8086/8088 对软件中断和硬件中断响应的过程是不同的，这是由于软件中断和硬件中断所产生的原因不同，下面主要讨论硬件中断的情况。• 硬件中断的响应过程 硬件中断指的是由 NMI 引脚进入的非屏蔽中断或由 INTR 引脚进入的可屏蔽中断。下面以可屏蔽中断为例。CPU 在 INTR...
CPU在INTR引脚上接到一个中断请求信号，如果此时IF=1，并且，当前的中断有最高的优先级，CPU就会在当前指令执行结束完以后开始响应外部中断请求。这是，CPU通过INTA引脚连续发送两个负脉冲，外设接口在接到第二个负脉冲后，在数据线上发送中断类型码，CPU接到这个中断类型码后做如下操作：1 将中断类型码...
8086CPU在进行I/O写操作时,M/IO和DT/R都是必须要用的：M/IO是控制对内存访问还是对外部设备进行访问，当M/IO引脚为高电平时表示对内存访问,为低电平时表示对外部设备访问。DT/R是控制数据流动的方向,（DT/R引脚为高电平,表示数据流出CPU,一般是写操作,为低电平是表示数据流入CPU,一般是读操作）...
8086CPU在进行I/O写操作时，M/IO和DT/R都是必须要用的。M/IO是控制对内存访问还是对外部设备进行访问（当M/IO引脚为高电平时表示对内存访问，为低电平时表示对外部设备访问）。DT/R是控制数据流动的方向（DT/R引脚为高电平，表示数据流出CPU，一般是写操作，为低电平是表示数据流入CPU，一般是读...
00:43
00:52
03:01
00:47
03:07